

# Filtraggio tempo discreto

→ filtri LP, HP, BP

→ equalizzazioni analogiche

in generale dove utilizzo segnali di clock, magari per switching capacitor, posso utilizzare filtri a tempo discreto

ogni filtro è schematizzabile come un rapporto tra polinomi

$$H(s) = \frac{N(s)}{D(s)} \quad \text{dove il grado di } D(s) \text{ è definito "ordine del filtro"}$$

$H(s)$  è descrivibile attraverso un prodotto di fattori più semplici secondo diversi approcci bilineare/biquadratica, leapfrog ladder, etc.


nel caso della tecnica bilineare/biquadratica

→ componente bilineare  $K \frac{a_1 s + a_0}{s + b_0}$  con  $K$  "guadagno delle celle"

→ componente biquadratica  $K \frac{a_2 s^2 + a_1 s + a_0}{s^2 + b_1 s + b_0}$

un qualsiasi polinomio può essere ricondotto a combinazioni di queste due componenti (singolarità a parte Re negativa o complessi coniugati)


## cella bilineare universale a livello schematico



$$V_u = a_1 V_x + \frac{a_0}{s} V_x - \frac{b_0}{s} V_u$$

$$V_u = V_x \frac{a_1 s + a_0}{s + b_0}$$

## cella biquadratica universale



$$V_x \left( a_2 + \frac{a_1}{s} + \frac{a_0}{s^2} \right) - \frac{b_1}{s} V_u - \frac{b_0}{s^2} V_u = V_u$$

in linea teorica si potrebbero aggiungere altri termini  $1/s$  ma diventerebbe difficile trattare non idealità, con il rischio dell'instabilità

si preferisce comporre gradi superiori con celle semplici, in modo da mantenere sotto controllo il loop di reazione (razione locale)

# Realizzazione a transistor level delle celle

→ a operazioni:




→ switching capacitor

scelta dipende da utilizzo

(puramente a tempo discreto, produce aliasing soprattutto se segnali di ingresso ha componenti frequenziali nell'ordine della  $f_{ck}$ )

vedremo soluzione single ended, sovrastando sul problema dell'iniezione di carica (limitabile con approccio fully differential)

integratore switched capacitor



fase 1 →  $V_{C_1} = V_s$ ,  $V_u = V_{C_2}^{(1)}$

fase 2 →  $Q = C_1 V_s$  trasferita

ripeto processo per un numero di volte pari a  $\Delta T f_{ck}$  (dove  $\Delta T \gg T_{ck}$ ) e calcolo corrente "media"

$$I_{eq} = \frac{\text{carica}}{\text{tempo}} = \frac{C_1 V_s \Delta T f_c}{\Delta T}$$

$$\rightarrow V_u = - \frac{I}{S C_2} = - \frac{1}{R_{eq} C_2 S} V_s$$


$$\boxed{- \frac{1}{R_{eq} C_2 S} V_s}$$

cosa  
basso

equivalenza con  $R_{eq}$  vale solo se tensioni ai capi di  $R_{eq}$  non variano (cosa non proprio vera per  $V_s$ ) e posso realizzare solo invertenti


soluzione migliore, vedi TowThomas a cond. commutati

soluzione non invertente



→ anche in questo caso non posso effettuare CDS, quindi il rumore e l'offset saranno sovrapposti al segnale

fase 1




$$V_u^{(1)} = V_{C_2}^{(1)}$$

$$V_{C_1}^{(1)} = -V_{IN}^{(1)}$$

per utilizzare soluzione invertente la relazione resta uguale, basta scambiare le fasi di commutazione S2 e S3 con  $\phi_1$  S1 e S4 con  $\phi_2$

fase 2



$$V_{C_1}^{(2)} = \phi \text{ CCV}$$

$$V_{C_2}^{(2)} = V_u^{(2)} = V_{C_2}^{(1)} + \frac{Q}{C_2}$$

$$Q = (V_{C_1}^{(2)} - V_{C_1}^{(1)}) C_1 = V_{IN}^{(1)} C_1$$

$$V_u^{(2)} = V_u^{(1)} + V_{IN}^{(1)} \frac{C_1}{C_2}$$

risultato da commutare

$$V_u^{(2)} = \underbrace{V_u^{(1)}}_{\text{memoria dello stato precedente ovvero integrale ore}} + V_{IN} \frac{C_1}{C_2}$$

memoria dello stato precedente ovvero integrale ore

immaginiamo di avere a monte del filtro un altro sistema switching capacitor sincro, la  $V_{IN}$  resterà stabile per tutta la fase 1


$V_{IN}$  campionato sarà legato all'istante precedente, in questo esempio  $T(n-1)$ , per generare l'uscita  $V_u(nT)$ , in formula

$$V_u(nT) = V_u(T(n-1)) + \frac{C_1}{C_2} V_{IN}(T(n-1))$$

$$V_u(n) = V_u(n-1) + \frac{C_1}{C_2} V_{IN}(n-1)$$

integratore a tempo discreto

è importante capire come sono disposti i campioni nel tempo, perché circuito deve campionare segnali di ingresso stabili e generare uscite stabili per tutta la fase 2



studio con la trasformata Z e poi impiego  $Z = e^{j\omega T}$

Trasformata Z ricorda: ritardo nel tempo  $\rightarrow$  equivale a fattore  $z^{-1}$

$$V_u(z) = z^{-1} V_u(z) + \frac{C_1}{C_2} V_{IN}(z) z^{-1} \rightarrow V_u(z) = \frac{C_1/C_2 V_{IN}(z) z^{-1}}{1 - z^{-1}}$$

se equazione alle differenze è scritta con periodo T, i campioni d'uscita hanno periodo T  $\left| H(j\omega) = H(z) \right|_{z=e^{j\omega T}}$

risposta in frequenza dell'amplificatore switched capacitor

$$H(j\omega) = \frac{C_1}{C_2} \frac{e^{-j\omega T}}{1 - e^{-j\omega T}} = \frac{C_1}{C_2} \frac{e^{-j\omega T}}{e^{-j\omega \frac{T}{2}} (e^{j\omega \frac{T}{2}} - e^{-j\omega \frac{T}{2}})} = \frac{C_1}{C_2} \frac{e^{-j\omega \frac{T}{2}}}{2j \sin \omega \frac{T}{2}}$$

se  $\omega \frac{T}{2} \ll 1 \rightarrow H(j\omega) \approx \frac{C_1}{C_2} \frac{1}{2j\omega \frac{T}{2}} \rightarrow H(j\omega) = \frac{C_1}{C_2} f_{CK} \frac{1}{j\omega}$

l'ipotesi implica l'esistenza di un limite sulla frequenza di ingresso f

$$f \ll \frac{f_{CK}}{\pi}$$


frequenza limite  
 $f \sim \frac{f_{CK}}{2}$





# Ulteriori applicazioni del circuito

sommatore + integratore



pensando al funzionamento delle commutazioni, se introduco un altro ramo sull'ingresso dell'operazionale non ho alterazioni nel funzionamento grazie al ccr

→ i due rami tra loro non si "vedono" perché il ccr impone massa virtuale su  $v^-$

giocando su fasi interruttori realizzo somme e sottrazioni

modificando  $C$  e  $f_{cr}$  modifico parametri filtri

filtri programmabili